

MODELAÇÃO E AUTOMAÇÃO DE PROCESSOS INDUSTRIAIS

MEEC

Laboratório 1 – Entradas e Saídas Digitais em PLC

Autores:

Margarida Canas (106080)
Beatriz Coelho (107113)
Tiago Gomes (106611)

margarida.canas@tecnico.ulisboa.pt
beatriz.h.coelho@tecnico.ulisboa.pt
tiago.ramos.gomes@tecnico.ulisboa.pt

Grupo1

2025/2026 – 2º Semestre, P4

Índice

Introdução	2
Parte A - Entradas e Saídas do PLC	2
A1) Alimentação dos módulos de I/O	2
A2) Ligação do Output ao LED	3
A3) Sequência de Letras A-J	4
A4) Estimativa do Scan Cycle	7
Parte B - Atraso OFF → ON do circuito RC	8
B1) Atraso OFF → ON com $R_1 = 3,9k\Omega$ e $C = 1mF$	8
B2) Atraso OFF → ON com $R_1 = 3,9k\Omega$ e R_2 (Potênciometro)	11
B3) Efeito da Capacitância e Impedância na Velocidade de Comunicação	13
Conclusões	14

Introdução

O presente relatório descreve o trabalho experimental realizado no âmbito da unidade curricular de Modelação e Automação de Processos Industriais. O objetivo central deste laboratório é a familiarização prática com a arquitetura dos Controladores Lógicos Programáveis (PLCs), foi usado o modelo TSX P57 1634M, e com o ambiente de desenvolvimento de software Unity Pro. A componente experimental assenta na interface entre o PLC e o exterior, recorrendo a diversos materiais:

- Interface de I/O: Um cabo plano de 40 condutores acoplado a um bloco de terminais de 10 vias para fixação por parafuso.
- Componentes de Ensaio e Sinalização: Uma placa de ensaio (breadboard) e um display de 7 segmentos.
- Componentes resistivos: Resistências, um potenciômetro e um condensador eletrolítico.

Através desta infraestrutura, o trabalho divide-se no mapeamento físico e lógico de entradas/saídas (Parte A) e no estudo do impacto de resistências e condensadores na velocidade de comunicação digital através de circuitos RC (Parte B).

Parte A - Entradas e Saídas do PLC

Nesta parte do laboratório, o PLC foi ligado através de um cabo de 40 conectores conectado à breadboard e ao dígito de 7 segmentos.

A1) Alimentação dos módulos de I/O

A primeira tarefa consistiu em consultar a configuração do cabo plano de 40 fios e identificar os condutores responsáveis pela alimentação externa dos módulos digitais de inputs e outputs do PLC.

Número do fio	GND ou +24V
19	+24V
20	GND
39	+24V
40	GND

Tabela 1: Identificação dos condutores de alimentação no cabo plano de 40 fios.

Os restantes condutores disponíveis no bloco de terminais correspondem a sinais digitais de input e output do PLC, sendo utilizados nas etapas seguintes do trabalho experimental.

A2) Ligação do Output ao LED

Nesta etapa testou-se o controlo individual de um LED do display de 7 segmentos através de um output digital do PLC. Para esse efeito, ligou-se uma saída digital do PLC a um dos segmentos do display, colocando uma resistência de $3.9\text{ k}\Omega$ em série para limitar a corrente e proteger o LED.

O display utilizado é de cátodo comum, pelo que os segmentos são ativados por lógica positiva. Assim, quando o output do PLC é colocado no estado lógico 1, o segmento correspondente recebe tensão positiva e acende. Quando o output é colocado no estado lógico 0, o segmento apaga.

Através da interface gráfica do Unity Pro, colocou-se manualmente o output digital nos estados lógicos 0 e 1. Verificou-se experimentalmente que o LED correspondente acendia quando o output assumia o estado lógico 1 e apagava quando este assumia o estado lógico 0, confirmando o correto funcionamento da ligação entre o PLC e o display.




Figura 1: Montagem A

A3) Sequência de Letras A-J

De modo a que sequência de letras pretendida "ABCDEFGHJIJ" fosse mostrada no dígito de 7 segmentos foi em primeiro lugar produzida uma tabela de verdade para estabelecer o mapeamento entre a letra a ser mostrada no display (de A a J) e o endereço do output (%q0.4.0 a %q0.4.7) correspondente a cada um dos segmentos constituintes do display. Obteve-se a tabela 2.

Output	Segmento	A	B	C	D	E	F	G	H	I	J
%q0.4.0	a	1	1	1	1	1	1	1	0	0	0
%q0.4.1	b	1	1	0	1	0	0	0	1	0	1
%q0.4.2	c	1	1	0	1	0	0	1	1	0	1
%q0.4.3	d	0	1	1	1	1	0	1	0	0	1
%q0.4.4	e	1	1	1	1	1	1	1	1	1	0
%q0.4.5	f	1	1	1	1	1	1	1	1	1	0
%q0.4.6	g	1	1	0	0	1	1	1	1	0	0
%q0.4.7	p	0	0	0	0	0	0	0	0	0	0

Tabela 2: Mapeamento lógico das saídas e segmentos (0-7) e (a-p) para a sequência (A-J).

De seguida, de modo a que fosse possível implementar esta sequência de letras na placa que nos foi fornecida, foi desenvolvido um programa na linguagem Ladder Diagram (LD). De modo a produzir a transição sequencial de letras entre A a J no dígito de 7 segmentos, utilizou-se um timer (2) conjuntamente com um contador (3).




Figura 2: Timer implementado em LD.




Figura 3: Counter implementado em LD.

Conforme podemos observar na figura 2 o *timer*, foi criado com um timing predefinido de 1 segundo ($t\#1s$). A sua entrada é controlada por um contacto normalmente fechado da variável *Pulso1s*, sendo a mesma variável que é atribuída à bobina na saída. Assim que o *timer* contabiliza 1 segundo, a saída Q ativa a bobina *Pulso1s* durante exatamente um *scan-cycle* do PLC. No ciclo seguinte, o contacto abre, reiniciando o *timer*. É assim criado um *clock* que dispara

continuamente a cada segundo.

No bloco com a função de contador (3), denominado **Contador**, registam-se os impulsos gerados. A sua entrada é acionada através da deteção dum *rising edge* do sinal **Pulso1s**. Isto é, o valor atual de contagem (**CV**, associado à variável *Contagem*) é incrementado uma unidade sempre que o timer dispara, uma vez a cada segundo.

Definiu-se o valor limite (**PV**) do contador como 10, correspondendo ao número de caracteres da sequência (A a J) a representar. Quando a variável *Contagem* atinge o valor 10, a saída **Q** do bloco é automaticamente ativada, energizando a bobina *reset*. Ao mesmo tempo, a variável *reset* está associada ao input (**R**) do contador, pelo que quando a variável *Contagem* atinge 10, o bloco **Contador** automaticamente reiniciado, colocando **CV** a 0 e reiniciando o ciclo de contagem.

O valor acumulado na variável *Contagem* (0 a 9) é então utilizado pela lógica interna do PLC para efetuar o mapeamento de cada estado à respetiva letra e saídas físicas, conforme apresentado na Tabela 2.




Figura 4: Exemplo da lógica de mapeamento para o segmento b.

A título de exemplo, apresentamos na figura 4 a lógica de mapeamento implementada em linguagem Ladder para o segmento específico **b** do display de 7 segmentos (correspondente à saída física %q0.4.1).

Para determinar quando um segmento deve estar ativo (isto é com output a 1), são utilizados blocos (**COMPARE**) dispostos na forma de uma operação lógica *OR*. O segmento é ativado sempre que a variável **Contagem** assume um dos valores numéricos que, de acordo com a tabela de verdade (2), requerem a ativação deste segmento.

Analizando o exemplo apresentado, a bobina **b** será energizada caso:

- A *Contagem* seja igual a 0 (Letra A);
- A *Contagem* seja igual a 1 (Letra B);

- A **Contagem** seja igual a 3 (Letra D);
- A **Contagem** seja igual a 7 (Letra H);
- Ou a **Contagem** seja igual a 9 (Letra J).

Qualquer uma das igualdades acima é suficiente, para o respetivo bloco de comparação fechar o circuito, energizando a bobina do segmento, garantindo que a saída deste modo colocado a 1, ativando o segmento correspondente no display real para formar a letra correta. Conforme referido, este mesmo método foi aplicado a todos os restantes segmentos do sistema (de **a** a **p**). Com o objetivo de analisar a evolução temporal de cada segmento durante a sequência (A-J), produziu-se um gráfico de data logging com recurso a um script de MATLAB. O gráfico resultante é apresentado abaixo, figura 5, ilustrando o estado de cada bit ao longo dos *scan cycles*, com a indicação dos intervalos correspondentes a cada letra da sequência.




Figura 5: Evolução temporal do estado dos bits individuais.

É importante notar que a numeração no eixo vertical (*bit number*) reflete diretamente o mapeamento dos endereços das saídas físicas do PLC. Deste modo, o bit 0 corresponde à saída %q0.4.0 (segmento **a**), o bit 1 à saída %q0.4.1 (segmento **b**), e assim sucessivamente para os restantes segmentos.

Uma demonstração prática do comportamento do sistema em laboratório, evidenciando a evolução da sequência alfanumérica, está disponível para visualização [neste link](#).

A4) Estimativa do Scan Cycle

O *scan cycle* é uma métrica fundamental de um PLC e corresponde ao período no qual o processador realiza sequencialmente a leitura dos inputs, a execução do programa e a atualização dos outputs. Para estimar experimentalmente a duração média do *scan cycle*, recorremos a um bloco de adição (ADD), conforme se ilustra na figura 6.

Figura 6: Bloco de adição utilizado para a contagem dos *scan_cycles*.

Como a entrada (EN) do bloco está ligada à linha de alimentação do diagrama Ladder, a instrução é executada sem restrições uma vez por ciclo. Deste modo, a cada *scan cycle*, a variável *scan_n* é incrementada numa unidade ($IN2 = 1$), registando o número de ciclos decorridos desde o início da execução do programa.

Conforme sugerido no enunciado, recorreu-se à **Windows Clock App** para tentar estimar o número de *scan cycles* decorridos em 10 segundos, tanto na PLC real como na PLC simulada. Obtiveram-se assim os resultados expressos na tabela 3.

	PLC simulada	PLC real
# <i>scan_cycles</i> in 10s	404	6800
Average <i>scan_cycle</i> time	24.75 [ms]	1.47 [ms]

Tabela 3: Comparação de valores obtidos de *scan_cycle* para PLC real e simulada

De seguida, de modo a obter o valor máximo e mínimo de *scan cycle* durante a execução do programa, adicionamos e posteriormente visualizamos na *Animation Table* as variáveis *%SW31* e *%SW32*, que correspondem respectivamente ao valor de tempo máximo e mínimo de execução da principal tarefa, *MAST*. Obtiveram-se os valores que se apresentam na tabela

PLC Real	Valor
Valor mínimo de <i>scan cycle</i> (<i>%MW31</i>)	1 [ms]
Valor máximo de <i>scan cycle</i> (<i>%MW32</i>)	4 [ms]

Tabela 4: Tempos de execução do *scan cycle* obtidos na PLC real.

Parte B - Atraso OFF $\rightarrow$ ON do circuito RC

O objetivo desta secção consiste no estudo do impacto de elementos resistivos e capacitivos na transmissão de sinal digital entre os módulos de I/O de um PLC. Para esse efeito, um circuito RC foi montado numa placa de ensaio (*breadboard*), em que a resistência $R_1 = 3,9k\Omega$ é alimentada diretamente pela saída digital %q0.4.0 do PLC e o nó de tensão intermédio entre a resistência e o condensador C é monitorizado através da entrada digital %i0.2.0.

B1) Atraso OFF $\rightarrow$ ON com $R_1 = 3,9k\Omega$ e $C = 1mF$

O circuito experimental foi inicialmente implementado seguindo a configuração base (Fig. 3a do enunciado), utilizando uma resistência fixa $R_1 = 3,9k\Omega$ e um condensador com uma capacidade nominal de $C = 1mF$.




Figura 7: Montagem elétrica do circuito RC

Estimativa teórica do atraso OFF $\rightarrow$ ON

Teoricamente, a tensão aos terminais do condensador evolui exponencialmente de acordo com a seguinte equação:

$$V_c(t) = V_{in}(1 - e^{(-\frac{t}{\tau})})$$

Onde $V_{in} = 24V$ representa a tensão nominal fornecida pela saída do condensador e τ corresponde à constante de tempo do circuito, definida pelo produto da resistência equivalente da malha pela capacidade do condensador. Considerando a configuração base (experiência B1) com uma resistência fixa $R_1 = 3,9k\Omega$ e um condensador $C = 1mF$, a constante de tempo teórica é dada por:

$$\tau = R_1 * C = 3900 * 10^{(-3)} = 3,9s$$

De acordo com as especificações técnicas do fabricante detalhadas no manual de hardware do módulo de entradas digitais (*Discrete I/O modules User manual*), especificamente para o

modelo TSX DEY 16D2, o limiar de tensão (*threshold*) garantido para a transição e reconhecimento do estado lógico 1 ocorre a uma tensão limite de ativação $V_{threshold} \geq 11$ V, tendo o seu limiar de incerteza entre os 5V e 11V.

Desta forma, o máximo atraso teórico (t_{delay}) que podemos observar corresponde ao instante em que a curva de carga $V_c(t)$ atinge o limiar 11 V.

$$11 = 24 \left(1 - e^{-\frac{t_{delay}}{3,9}} \right) \quad (1)$$

$$1 - \frac{11}{24} = e^{-\frac{t_{delay}}{3,9}} \implies \frac{13}{24} = e^{-\frac{t_{delay}}{3,9}} \quad (2)$$

$$t_{delay} = -3,9 \cdot \ln \left(\frac{13}{24} \right) \approx 2,39 \text{ s} \quad (3)$$

A equação matemática prevê, portanto, um atraso teórico de aproximadamente 2,39 segundos.

Resultados exerimentais

Para avaliar o comportamento real do circuito montado na *breadboard*, desenvolveu-se uma lógica de teste no ambiente Unity Pro utilizando a linguagem *Ladder Diagram* (LD), cujo programa se encontra ilustrado na Figura 8.




Figura 8: Ladder Diagram

Como se pode observar pela lógica de programação em linguagem Ladder ilustrada na Figura 8, a infraestrutura desenvolvida no Unity Pro assenta na utilização de um bloco temporizador (*Timer*), cuja contagem é controlada e inicializada através de uma variável interna booleana

denominada **comando**. O ensaio experimental baseia-se na monitorização e no registo dinâmico de duas variáveis físicas fundamentais: a saída digital %Q0.4.0 e a entrada digital %I0.2.0. O procedimento metodológico para efetuar a medição do atraso decorreu de acordo com as seguintes etapas na *Animation Table*:

1. **Inicialização do Sistema:** Força-se manualmente a variável interna **comando** para o estado lógico 1, iniciando a contagem do temporizador.
2. **Ativação da Carga:** De seguida, força-se manualmente a transição da saída digital %Q0.4.0 de OFF para ON. Esta ação energiza a malha RC montada na *breadboard* com uma tensão nominal de 24 V, dando início ao processo de carga do condensador.
3. **Captura do Tempo Inicial (t_{output}):** No preciso instante em que ocorre a transição da saída, o bloco de rising edge associado à variável %i0.4.0 é ativado. O timestamp desta variável congela e armazena o valor instantâneo do temporizador na variável de memória **t_output**, registando o início da experiência.
4. **Captura do Tempo Final (t_{input}):** À medida que o condensador acumula carga elétrica, a tensão no nó intermédio evolui exponencialmente. No momento em que esta tensão atinge o limiar de comutação de *hardware* do módulo (11 V), a entrada digital %i0.2.0 transiciona para o estado lógico 1. Esta mudança de estado ativa instantaneamente o respetivo bloco de rising edge, o qual congela e armazena o valor corrente do temporizador na variável de memória **t_input**.
5. **Cálculo do Delay:** Para determinar o tempo de atraso, utilizou-se um bloco *Operate*, encarregue de calcular a diferença entre o instante de comutação da entrada (**t_input**) e o instante de energização da saída (**t_output**).




Figura 9: Evolução temporal do estado da saída (%Q0.4.0) e da respetiva leitura na entrada (%i0.2.0) durante a transição OFF → ON.

A Figura 9 ilustra os dados recolhidos, permitindo visualizar o desfaseamento temporal entre o estímulo e a resposta do sistema. No instante em que a saída %Q0.4.0 é ativada (ON), inicia-se a carga da tensão aos terminais do condensador de 1 mF.

Como expectável, a entrada %i0.2.0 mantém-se no estado lógico 0 durante toda a fase inicial da curva, comutando para o estado 1 apenas no instante em que a tensão de carga do condensador

atinge o limiar de deteção de *hardware* do módulo do PLC, o que ocorreu experimentalmente ao fim de 1,8 s.

Ao comparar o resultado obtido em laboratório (1,8 s) com a estimativa matemática calculada anteriormente ($\approx 2,39$ s), verifica-se um desvio assinalável de aproximadamente 0,59 s. Esta diferença justifica-se maioritariamente pelo seguinte fator crítico:

- **Zona de Transição e Incerteza do Limiar Lógico:**

O manual técnico do fabricante Schneider para o módulo de entradas *TSX DEY 16D2* estipula que a tensão de 11 V é o valor *mínimo garantido* para que o sistema reconheça o estado lógico 1. No entanto, os componentes semicondutores dos circuitos comparadores internos ativam a transição real num ponto intermédio dentro da zona de indefinição (compreendida entre 5 V e 11 V).

Se modelarmos analiticamente o instante em que a curva de carga atinge uma tensão de comutação real de, por exemplo, aproximadamente 9 V (em vez dos 11 V teóricos), a expressão matemática converge com precisão para o comportamento empírico observado:

$$t_{delay} = -\tau \cdot \ln \left(1 - \frac{V_{threshold}}{V_{in}} \right) = -3,9 \cdot \ln \left(1 - \frac{9}{24} \right) = -3,9 \cdot \ln \left(\frac{15}{24} \right) \approx 1,83 \text{ s}$$

Este facto demonstra que o hardware real é mais sensível e rápido a comutar do que o pior cenário estático tabelado no manual.

B2) Atraso OFF $\rightarrow$ ON com $R_1 = 3,9k\Omega$ e R_2 (Potênciometro)

O objetivo da segunda fase desta experiência consistiu em demonstrar o controlo direto sobre o tempo de propagação do sinal, com a meta de reduzir o atraso (*delay*) para cerca de metade do valor obtido no ensaio B1 (o que implicaria atingir um valor em torno dos 0,9 s para o ensaio experimental). Para o efeito, seguindo o guião laboratorial, substituiu-se a resistência fixa R_1 por uma de 1 k Ω e introduziu-se um potenciómetro em série atuando como resistência variável (R_2), mantendo o condensador de 1 mF.




Figura 10: Montagem elétrica do circuito RC com o potênciometro

Estimativa teórica de R_2

Com a introdução do potenciómetro, a resistência equivalente do circuito de carga passa a ser $R_{eq} = R_1 + R_2$. Consequentemente, a nova constante de tempo da malha é dada por:

$$\tau = (R_1 + R_2) \cdot C \quad (4)$$

Substituindo esta expressão na equação de dedução do tempo de atraso (t_{delay}) descrita na secção anterior, obtemos:

$$t_{delay} = -(R_1 + R_2) \cdot C \cdot \ln \left(1 - \frac{V_{threshold}}{V_{in}} \right) \quad (5)$$

Esta relação demonstra que, mantendo as propriedades físicas C , $V_{threshold}$ e V_{in} constantes, o tempo de atraso de propagação do sinal lógico na entrada do PLC é diretamente proporcional à impedância resistiva total da malha transmissora.

Sabendo que o atraso teórico obtido para a configuração inicial de B1 ($R_{eq} = 3,9 \text{ k}\Omega$) foi de 2,39 s, o tempo pretendido para este ensaio corresponde a:

$$t_{alvo} = \frac{t_{delay,B1}}{2} = \frac{2,39}{2} \approx 1,195 \text{ s} \quad (6)$$

Através do princípio da proporcionalidade linear estabelecido, para reduzir o atraso exatamente para metade, a resistência equivalente total também deve ser reduzida para metade do valor de B1 ($3,9 \text{ k}\Omega / 2 = 1,95 \text{ k}\Omega$). Isolando analiticamente o valor necessário para o potenciómetro R_2 , obtém-se:

$$R_1 + R_2 = 1,95 \text{ k}\Omega \implies 1 \text{ k}\Omega + R_2 = 1,95 \text{ k}\Omega \implies R_2 = 0,95 \text{ k}\Omega = 950 \Omega \quad (7)$$

Resultados experimentais

Para validar esta proporcionalidade, o potenciómetro foi ajustado para três pontos de operação distintos, registando-se a resistência total da malha e o respetivo atraso de comutação no Unity Pro. A figura 11 compila a evolução dos registos obtidos.




Figura 11: Evolução do atraso temporal em função do aumento da resistência do potenciómetro.




Figura 12: Atraso com $R_2 \approx 2 \text{ k}\Omega$.




Figura 13: Atraso com $R_2 \approx 3 \text{ k}\Omega$.




Figura 14: Atraso com $R_2 \approx 4 \text{ k}\Omega$.

A compilação dos dados recolhidos reflete o seguinte comportamento:

- Para uma resistência R_2 de **2 kΩ**, o atraso registado foi de **870 ms** (0,87 s). Este ponto operacional permitiu cumprir com sucesso o objetivo do guião, reduzindo o tempo de comutação para sensivelmente metade do valor da experiência base (onde 3,9 kΩ geraram $\approx 1,8$ s).
- Para uma resistência R_2 de **3 kΩ**, o atraso aumentou para **1460 ms** (1,46 s).
- Para uma resistência R_2 de **4 kΩ**, o atraso registou o seu valor máximo no ensaio, fixando-se nos **2760 ms** (2,76 s).

A observação desta progressão ($\Delta R \uparrow \implies \Delta t \uparrow$) prova perfeitamente o princípio físico: uma maior resistência opõe-se à passagem da corrente, diminuindo o fluxo de eletrões para o condensador. Consequentemente, a taxa de variação da tensão ($\frac{dV}{dt}$) decresce, o que obriga a curva exponencial de carga a "achatar" e a demorar mais tempo a cruzar o limiar de *hardware* do PLC (11 V).

B3) Efeito da Capacitância e Impedância na Velocidade de Comunicação

A afirmação é fisicamente fundamentada e como se pode comprovar nos resultados obtidos nas experiências B1 e B2. Conforme demonstrado pelo modelo RC estudado, a combinação de capacitância significativa com elevada impedância de carga origina uma constante de tempo $\tau = RC$ que limita a velocidade de transição do sinal digital. O recetor (entrada do PLC) apenas deteta a comutação lógica no instante em que a tensão no nó intermédio ultrapassa o limiar de hardware, pelo que um τ elevado se traduz diretamente num atraso de propagação maior e, consequentemente, numa redução da velocidade máxima de comunicação admissível.

No limite teórico de resistência de carga infinita na entrada do PLC, a situação agrava-se de forma qualitativa: na ausência de qualquer caminho de descarga, o condensador acumularia carga indefinidamente nos flancos ascendentes, mas seria incapaz de descarregar nos flancos descendentes. O sinal digital deixaria assim de ser recuperável, inviabilizando completamente a comunicação bidirecional.

No contexto de um Raspberry Pi Pico utilizado como PLC, os pinos GPIO do RP2040 apresentam uma impedância de entrada dominada pela fuga do pad, situando-se na ordem dos MΩ,

valor suficientemente elevado para que o efeito descrito seja relevante.

A ativação das resistências de pull internas (tipicamente 50 k Ω) define um caminho de descarga e reduz a impedância efetiva, controlando τ . Ainda assim, para um cabo com capacitância de, por exemplo, 100 pF, obtém-se $\tau = 50 \text{ k}\Omega \times 100 \text{ pF} = 5 \text{ }\mu\text{s}$, o que limita a comutação limpa a frequências na ordem das dezenas de kHz.

Comparação de Hardware: Módulo PLC vs. Raspberry Pi Pico

Para mitigar este efeito, os dispositivos reais são projetados com restrições específicas de impedância de Entrada e Saída, operando de formas distintas consoante o seu propósito:

Os módulos PLC têm uma impedância de entrada (R_{in}) baixa a moderada (2 k Ω a 10 k Ω), que atua como uma impedância de escoamento, descarrega rapidamente a capacitância das longas linhas industriais e suprime ruídos induzidos. Já os microcontroladores (com o Raspberry Pi Pico) têm impedâncias de entrada (R_{in}) muito altas ($> 1 \text{ M}\Omega$), quase infinitas. Que se forem ligadas a linhas com capacitância significativa e sem resistores internos de pull-up/down (50 k Ω) ativos, sofreram precisamente o atraso massivo previsto na afirmação.

Quanto às impedâncias de saída (Z_{out}), a impedância de saída do PLC depende do módulo, os módulos industriais possuem circuitos de proteção e comutação projetados para fornecer correntes elevadas a 24V, sacrificando alguma velocidade de transição em prol da imunidade ao ruído. Enquanto os microcontroladores têm uma impedância de saída muito baixa (5 Ω a 50 Ω) que depende da configuração de drive strength (2mA a 12mA). No modo padrão de 12mA, o Z_{out} é extremamente baixo (5 Ω a 8 Ω), permitindo injetar corrente rapidamente para combater a capacitância da linha, embora crie picos de corrente elevados ($I = C \cdot \frac{dV}{dt}$).

Conclui-se, portanto, que a afirmação é correta: capacitância de linha elevada aliada a impedância de entrada elevada reduz efetivamente a velocidade de comunicação, e no limite de resistência infinita torna-a inviável. A gestão cuidada da impedância de entrada é assim uma consideração de projeto indispensável em sistemas de I/O digital.

Conclusões

Neste trabalho laboratorial foi possível consolidar a utilização de entradas e saídas digitais de um PLC Schneider, bem como a sua ligação a componentes externos através do cabo plano de 40 fios, do bloco de terminais e da breadboard. Na primeira parte, identificaram-se os condutores responsáveis pela alimentação dos módulos digitais de input e output e verificou-se o funcionamento de um output digital através do controlo individual de um LED do display de 7 segmentos.

A implementação da sequência de letras A a J permitiu compreender de forma prática a relação entre o endereçamento físico das saídas do PLC e os segmentos do display. A tabela de verdade construída para os segmentos permitiu definir quais os outputs a ativar para cada letra, en-

quanto a lógica em Ladder Diagram, baseada num timer e num contador, garantiu a transição periódica entre letras. O data logging confirmou a evolução temporal dos bits associados aos segmentos, validando o funcionamento da sequência implementada.

A estimativa do scan cycle evidenciou a diferença entre a execução em simulação e na PLC real. Na PLC simulada foram registados 404 ciclos em 10 segundos, correspondendo a um tempo médio de scan cycle de aproximadamente 24.75 ms. Na PLC real foram registados 6800 ciclos no mesmo intervalo de tempo, obtendo-se um tempo médio de aproximadamente 1.47 ms. Estes resultados mostram que a PLC real apresenta uma resposta temporal significativamente mais rápida do que a simulação, o que é relevante para aplicações onde o tempo de resposta do sistema é crítico.

Na segunda parte do trabalho estudou-se o efeito de um circuito RC na propagação de sinais digitais entre outputs e inputs do PLC. Para a configuração com $R_1 = 3.9 \text{ k}\Omega$ e $C = 1 \text{ mF}$, obteve-se teoricamente um atraso de aproximadamente 2.39 s para a transição OFF $\rightarrow$ ON. Experimentalmente, o atraso observado foi de cerca de 1.8 s, valor inferior ao teórico devido à zona de incerteza do limiar de comutação da entrada digital.

Com a introdução do potenciómetro, verificou-se que o atraso de comutação aumenta com a resistência do circuito. Para os valores ensaiados, foram obtidos atrasos de 0.87 s, 1.46 s e 2.76 s, confirmando a relação direta entre a constante de tempo $\tau = RC$ e a velocidade de variação da tensão no condensador. Assim, quanto maior a resistência da malha, mais lenta é a carga do condensador e maior é o tempo necessário para que a entrada do PLC reconheça a transição lógica.

Conclui-se que o desempenho temporal de um sistema digital com PLC não depende apenas do programa implementado, mas também das características elétricas dos circuitos ligados às suas entradas e saídas. O scan cycle limita a frequência com que o PLC lê inputs, executa o programa e atualiza outputs, enquanto elementos capacitivos e resistivos externos podem introduzir atrasos adicionais na propagação dos sinais. Desta forma, a correta identificação das ligações, o dimensionamento das resistências de proteção e a consideração das capacitâncias presentes nas linhas são aspetos fundamentais para garantir o funcionamento fiável de sistemas de automação industrial.